**TP 8 ELECTRONIQUE : VHDL (Introduction)**

Réalisé par :

* PENDU Louis
* PELTIER Alexandre

**SOMMAIRE**

PAGE 1 : Sommaire

PAGE 2 : Exercice 1 : Porte OU

PAGE 3 : Exercice 2-3 : Bascule D - Bascule JK

Dans ces exercices à chaque fois nous avons réalisé différents fichiers portant l’extension .vhdl. Les fichiers sont donnés en annexe. Voici les différentes sources VHDL utilisées :

* Ou.vhdl
* Test\_ou.vhdl
* Bascule\_D.vhdl
* Test\_D.vhdl
* Bascule\_JK.vhdl
* Test\_JK.vhdl

Dans ce compte-rendu nous ne mettrons que les chronogrammes obtenus que nous commenterons. Désolé pour la lisibilité de notre chronogramme mais faire des impressions écran sur linux et l’importer vers Windows endommage la qualité. Et nous ne maitrisons pas Latex !!

***Exercice 1 : Porte Ou***

Dans cet exercice le but est de réaliser la porte OU en choisissant une architecture. Pour cela il faut se référer aux sources VHDL suivantes : ou.vhdl et test\_ou.vhdl.

**Chronogramme :**



Sur ce chronogramme on a en entrée A (1° Ligne) et B (2° Ligne). La sortie est A+B (3° Ligne). On constate que A OU B vaut 1 quand A vaut 1 ou B vaut 1 ou les deux valent 1. Sinon la sortie est nulle. Ce chronogramme confirme donc bien notre réalisation de la porte OU.

***Exercice 2 : Bascule D***

Dans cet exercice nous désirons élaborer la bascule D sur front descendant. Ce travail se réfère aux sources VHDL suivantes : bascule\_D.vhdl et test\_D.vhdl.

**Chronogramme :**




Sur ce chronogramme en entrée on a H (1° Ligne) et D (2° Ligne) et en sortie Q (3° Ligne). Nous n’avons pas jugé utile de mettre car c’est le complément de Q donc lorsque l’un vaudra 1 l’autre vaudra 0 et réciproquement. On constate que lors du front descendant de H, Q prend la valeur de D à ce moment. On constate donc bien que notre chronogramme vérifie notre bascule D.

***Exercice 3 : Bascule JK***

Dans cet exercice nous avons réalisé la bascule JK sur front montant et clear/preset asynchrones actifs à niveau bas. Les sources VHDL liées à ce travail sont : bascule\_JK.vhdl et test\_JK.vhdl.

**Chronogramme :**



Sur ce chronogramme on a en entrée H (1° Ligne), J (2° Ligne) et K (3° Ligne). Puis en sortie nous avons Q (4° Ligne). Pour les mêmes raisons que l’exercice ci-dessus nous n’avons pas mis . On constate que lorsque J vaut 1 et K vaut 0 Q passera à 1 lors du front montant de H. De plus lorsque J vaut 1 et K vaut 0 alors Q vaudra 0. Le même constat peut être fait lorsque J vaut 0 et K vaut 0 Q(t+1) vaudra Q(t). Enfin lorsque J vaut 1 et K vaut 1 alors Q(t+1) vaudra (t) (c'est-à-dire 0), valeur prise lors du prochain front montant de H. Ces constats nous valident ainsi l’élaboration de la bascule JK.