Groupe:





EXAMEN D'ELECTRONIQUE Durée: 1h30 - Tous documents autorisés, ordinateur excepté - Répondre exclusivement sur les feuilles jointes

(V): Tous les circuits sont supposés de vitesse grande vis à vis de l'horloge pour négliger les brefs états transitoires. En revanche, les temps de propagation des circuits ne doivent pas être négligés.

NOM	_	Prénom	:
		T I CHIVIII	

- <del> </del>	
2.5.1.1	
The state of the s	- 1
· · · · · · · · · · · · · · · · · · ·	- 1

# 1. Transcodeur BCD sur 3 bits $abc \rightarrow$ Grey sur 3 bits xyz

On donne la table de Transcodage permettant de passer du code BCD au code Grey sur 3 bits :

code BCD	code Grey
abc	xyz
000	000
001	001
010	011
011	010
100	110
101	111
110	101
111	100


Compléter les tables suivantes, afin de déterminer les équations décrivant les sorties du Transcodeur :

a	00	01	11	10
0	0	0	0	0
1	1	1	1	1

x =	a	$y = \overline{a}$
	The second secon	


у	bc 1			
a	00	01	11	10
0	0	0	9	1
1	1	1	0	0

				-	_	
<i>y</i> =	a	6	+	och	2	all




## 2. Synthèse de Compteur 4 bits (1) à partir d'un Compteur 2 bits + Transcodeur


On veut synthétiser le compteur 4 bits qui compte dans la séquence suivante :



Une 1<sup>ère</sup> solution consiste à utiliser un Compteur synchrone 2 bits à bascules JK *positive edge triggered* suivi d'un Transcodeur, selon le schéma suivant :



1. Compteur 2 bits : Compléter les tables suivantes, afin de déterminer les entrées  $J_0, K_0$  et  $J_1, K_1$  des bascules respectivement de sortie  $Q_0$  et  $Q_1$  permettant d'obtenir la séquence des états en sortie du compteur 2 bits :



2. Transcodeur : Compléter les tables suivantes, afin de déterminer les équations décrivant les sorties du Transcodeur :

Table	de Transcodage	7 4											
$Q_1Q_0$	$Q_DQ_CQ_BQ_A$												
00	0001	$Q_A$			$Q_B$			$Q_C$			$Q_D$		
01	0010	$Q_1$	0	1	$Q_1$ $Q_0$	0	1	$Q_1$ $Q_0$	0	1	$Q_1$ $Q_0$	0	
10	0100	0	1	0	0	0	1	0	O	0		67	
11	1000	1	0	0	1	0	0	1	1	0	1 -	0	0
		$Q_A = \overline{C}$	P1 Q		$Q_B = \bar{\zeta}$	Pr Q	0	$Q_c =$	Q1 6	00	$Q_D =$	0,0	80
				[		· · · · · ·							

## 3. Synthèse de Compteur 4 bits (2) à partir d'un Registre à Décalage

Une  $2^{\text{nde}}$  solution met en jeu un seul circuit (Registre à Décalage 8 bits - 74164), en n'utilisant que ses sorties  $Q_D Q_C Q_B Q_A$ .

		$Q_H$ $Q_G$	-
7	4164	$\widetilde{Q}_F$ $Q_E$	
		$\widetilde{Q}_{\!\scriptscriptstyle D}^{\scriptscriptstyle L}$ $\widetilde{Q}_{\!\scriptscriptstyle C}^{\scriptscriptstyle L}$	
		$\widetilde{Q}_{\!\scriptscriptstyle B} \ \widetilde{Q}_{\!\scriptscriptstyle A}$	


Table de fonctionnement 74164			rées		Sorties						
$\overline{CL}$ ( $\overline{CLEAR}$ )	CK (CLOCK)	A	В	$Q_{A_n}$	$Q_{B_n}$	$Q_{C_{\mathbf{n}}}$	$Q_{D_{\rm n}}$	$Q_{E_{\mathbf{n}}}$	$Q_{F_{\mathbf{n}}}$	$Q_{G_n}$	$Q_{H_{n}}$
0	X	X	X	0	0	0	0	0	0	0	0
1	X sauf ↑	X	X	$Q_{A_{n-1}}$	$Q_{B_{n-1}}$	$Q_{C_{n-1}}$	$Q_{D_{n-1}}$	$Q_{E_{n-1}}$	$Q_{F_{n-1}}$	$Q_{G_{n-1}}$	$Q_{H_{n-1}}$
1	↑ (front montant)	1	1	1	$Q_{A_{n-1}}$	$Q_{B_{n-1}}$	$Q_{C_{n-1}}$	$Q_{D_{n-1}}$	$Q_{E_{n-1}}$		$Q_{G_{n-1}}$
1	1	0	X							_	$Q_{G_{n-1}}$
1	<b>↑</b>	X	0							$Q_{F_{n-1}}$	$Q_{G_{n-1}}$

1. Test du registre à décalage : Compléter le chronogramme ci-dessous, avec les données suivantes :


$$\overline{CL} = 1$$

$$A = B = 0$$


Etat initial: 
$$Q_D Q_C Q_B Q_A = 0001$$



2. Utilisation du registre à décalage : Compléter l'équation suivante, permettant d'obtenir la séquence de comptage :



$$\overline{CL} = 1$$



Etat initial:  $Q_D Q_C Q_B Q_A = 0001$ 

Février 2006

### EXAMEN D'ELECTRONIQUE


Durée: 2h - Tous documents autorisés - Répondre exclusivement sur les feuilles jointes (V): Yous les circuits sont supposés de vitesse grande vis à vis de l'hortoge pour négliger les brefs états aléatoires.


En revanche, les temps de propagation des circuits ne doivent pas être négligés.

NOM - Prénom: MAURICE Pienc - Ves Course C

#### 1. Compteur


Donner le chronogramme des variables logiques  $\ Q_0$  ,  $\ Q_1$  ,  $\ Q_2$  ,  $\ Q_3$  ,  $\ T$  et  $\ Q$  issues du compteur suivant, à partir de l'état initial  $Q_0Q_1Q_2Q_3Q = 00000$ :







#### 2. Analyse de compteurs

1. Compléter l'automate représentant le compteur AB à 2 bascules JK: (indiquer tous les états/transitions possibles)









Gn a donc 3 états de AB possibles:

Dans le cas où AB. M: HITTIS Le compteur est




Ce compteur est dit rétrograde au vu de la séquence des états.

2. Proposer, sans ajouter de circuits, une modification pour transformer ce compteur en direct, c'est-à-dire non rétrograde, et toujours constitué des mêmes sorties CBA.



4. Synthèse de compteur synchrone Synthétiser le compteur synchrone avec des bascules IK positive edge triggered qui compte dans la séquence suivante



en complétant le schéma joint :

