


TP n°3 – Machine de Von Neumann

Partie1 – Fetch-Decode

Le but de ce TP est de construire en VHDL une machine de Von Neumann qui parcourt un programme chargé en mémoire principale et le décode. Nous nous intéresserons dans le TP suivant à l'exécution de ce programme. Une archive avec les composants de base est disponible sur AREL : memory-student.tgz

Architecture

Le TP reprend la machine de Von Neumann 4 bits présentée en cours (composant VHDL `von_neumann`) :



- Mémoire (composant VHDL `memory_with_cache`) de 2 K mots de 4 bits avec temps de réponse variable (cache simulé). Le signal `ready` permet de savoir si le composant est prêt et/ou si le résultat est disponible.
- L'Unité Centrale (composant VHDL `cpu` à compléter) :
 - 4 registres 4 bits R_0 à R_3
 - 1 registre d'instruction RI 16 bits
 - 1 compteur ordinal PC 12 bits
 - 1 registre de donnée MDR 4 bits
 - 1 registre d'adresse MAR 12 bits
- L'ALU pour les calculs (cf TP suivant).

Langage Assembleur

Similaire à un petit Z80 avec 3 familles d'instructions :

- 1 – Les déplacements mémoires
 - Mémoire vers registre
 - Registre vers registre
 - Registre vers mémoire
- 2 – Les instructions de sauts

Utilisation des flags (C et Z) de l'ALU et sauts relatifs (sur 3 mots) du compteur ordinal (PC)
- 3 – Les opérations arithmétiques : utilisation des opérations correspondantes de l'ALU

La taille des instructions est variable de 1 à 4 mots : CODE_OP PARAMETRES

- **CODE_OP** : code de l'instruction, taille variable 2 à 8 bits
- **PARAMETRES** : opérandes de l'instruction, taille variable 0, 2, 4 ou 12 bits

Liste des instructions :

Binaire	Mnémonique	Commentaire
0000	LD R₀ (R₀R₁R₂)	MAR <- R ₀ R ₁ R ₂ ; Lecture ; R ₀ <- MDR Lecture du mot contenu à l'@ R ₀ R ₁ R ₂ en mémoire puis rangé dans R ₀
00j₁j₀	LD R₀ R_j	R ₀ <- R _j , j= 1,2 ou 3 Copie du registre R _j vers R ₀
0100 v₃v₂v₁v₀	LD R₀ V	R ₀ <- V Copie de la valeur V (4 bits) vers R ₀
01j₁j₀	LD R_j R₀	R _j <- R ₀ Copie du registre R ₀ vers R _j
1111 1111	LD (R₀R₁R₂) R₃	MAR <- R ₀ R ₁ R ₂ ; MDR <- R ₃ ; Ecriture Ecriture du mot contenu dans R ₃ dans la mémoire à l'@ R ₀ R ₁ R ₂
1000 d₁₁...d₀	JRC d	si FLAG_C = 1, PC <- PC + d
1001 d₁₁...d₀	JRNC d	si FLAG_C = 0, PC <- PC + d
1010 d₁₁...d₀	JRZ d	si FLAG_Z = 1, PC <- PC + d
1011 d₁₁...d₀	JRNZ d	si FLAG_Z = 0, PC <- PC + d
1100 d₁₁...d₀	JR d	PC <- PC + d Saut inconditionnel
1101 d₁₁...d₀	DJNZ d	R ₃ --; MINUS R ₃ 0; JRNZ d décrémente R3 puis saut tant que R3 > 0
1110 00j₁j₀	ADD R₀ R_j	R ₀ <- R ₀ + R _j
1110 01j₁j₀	ADC R₀ R_j	R ₀ <- R ₀ + R _j + FLAG_C
1110 10j₁j₀	MINUS R₀ R_j	R ₀ <- R ₀ - R _j
1110 11j₁j₀	MULT R₀ R_j	R ₀ <- R ₀ * R _j
1111 00j₁j₀	DIV R₀ R_j	R ₀ <- R ₀ / R _j
1111 01j₁j₀	MOD R₀ R_j	R ₀ <- R ₀ % R _j
1111 10j₁j₀	INC R_j	R _j ++

Rq : les déplacements sont relatifs de -2¹¹ à 2¹¹-1

Rq : il reste 3 codes disponibles 1111 1100 à 1111 1110

CPU

On s'intéresse aux étapes FETCH et DECODE de la cpu. Le package **pack_cpu** vous donne les types et fonctions utiles au décodage des instructions au fur et à mesure de la lecture des mots du programme dans la mémoire.

L'algorithme est le suivant :

- Tant que vrai faire
 - o lire le mot à l'@ PC et le mettre dans RI(15..12)
 - o incrémenter PC
 - o décoder ce 1^{er} mot (fonction decode_1st_word)
 - o si l'opcode ne dépasse pas un mot (fonction is_2word_operation)
 - alors
 - incrémenter PC du nombre de mots restant à lire de l'instruction (fonction nb_word_to_read1)
 - sinon
 - lire le 2^{ème} mot à l'@PC et le mettre dans RI(11..8)
 - incrémenter PC
 - décoder l'instruction (fonction decode_2nd_word)
- Fin Tant Que

Travail à réaliser : compléter le composant **cpu** pour réaliser ces étapes de fetch et décode. Faire une capture du chronogramme obtenu ou vous mettrez en évidence les instructions décodées.

NB : la mémoire principale est chargée initialement avec un programme calculant la factorielle de 3.