

# Ing1 – Examen de rattrapage d'Architecture des Ordinateurs

Durée : 2H – Aucun document autorisé – Calculatrice Interdite

## Exercice 1 – 1,5 pts

On s'intéresse à la taille de la mémoire qu'un ordinateur peut gérer suivant le type d'adresses manipulées. Nous étudions dans cet exercice une mémoire adressée par mot de 64 bits. Les réponses sont à donner en octets (utilisez l'unité « multiple » adéquate) et devront être justifiées.

**1.a)** Quelle est la taille théorique maximale de la mémoire pour des adresses de 16 bits.

**1.b)** Quelle est la taille théorique maximale de la mémoire pour des adresses de 32 bits.

**1.c)** Quelle est la taille théorique maximale de la mémoire pour des adresses de 64 bits.

NB : rappel des unités de taille de données : o, Ko, Mo, Go, To, Po, Eo, Zo, Yo

## Exercice 2 – 4,5 pts

On considère les entiers relatifs codés en complément à 2 sur 5 bits.

**2.a)** Quel est l'intervalle des nombres codables dans ce système ?

**2.b)** Donner le code binaire des entiers relatifs suivants : -6, -10, +2, +14

**3.c)** Calculer les 3 additions  $-6 + (-10)$ ,  $-10 + 14$  et  $2 + 14$  en binaire complément à 2 (donner le détail du calcul). Vous préciserez, en le justifiant, si le résultat obtenu est correct ou s'il y a dépassement de capacité.

## Exercice 3 – 5 pts

On s'intéresse à la traduction en assembleur du programme Java suivant qui calcule les 14 premiers termes de la suite de Fibonacci (pour info le dernier terme calculé vaut 233 en décimal) :

```
L1   int[] v = new int[14] ; // données sur 14 x 8 bits à l'adresse 0x100
L2
L3   v[0] = 0 ;
L4   v[1] = 1 ;
L5   for (int i = 0 ; i < 12 ; i++) {
L6       v[i+2] = v[i] + v[i+1];
L7   }
```

Donner la traduction des instructions (lignes 3 à 7) en assembleur. Si vous utilisez des instructions de sauts, remplacez les déplacements par des labels pour éviter de les calculer.

Remarque : Chaque entier est codé sur 2 mots ; les poids faibles sont rangés avant les poids forts. Par exemple, si  $v[0]$  contient l'entier  $0xA0$ , on a en mémoire

Adresse	Donnée
0x100	0x0
0x101	0xA

Une fiche récapitulative du langage assembleur utilisé est donnée en annexe.





## Annexe : assembleur Machine de Von Neumann

Le langage d'assemblage est celui utilisé en TD avec une augmentation du nombre de registres.

### Description générale :

- Machine 4 bits (taille mots mémoire et opérande ALU), adresses 12 bits
- 8 registres 4 bits  $R_0$  à  $R_7$
- 1 compteur ordinal PC 12 bits
- 1 registre de données MDR 4 bits
- 1 registre d'adresse MAR 12 bits

### Instructions de déplacements de données :

<b>LD <math>R_0</math> (<math>R_0R_1R_2</math>)</b>	MAR $\leftarrow R_0R_1R_2$ ; Lecture ; $R_0 \leftarrow$ MDR Lecture du mot contenu à l'adresse $R_0R_1R_2$ en mémoire puis rangé dans $R_0$
<b>LD <math>R_0 R_j</math></b>	$R_0 \leftarrow R_j$ , j dans [1-7] Copie du registre $R_j$ vers $R_0$
<b>LD <math>R_0 V</math></b>	$R_0 \leftarrow V$ Copie de la valeur constante V (4 bits) vers $R_0$
<b>LD <math>R_j R_0</math></b>	$R_j \leftarrow R_0$ , j dans [1-7] Copie du registre $R_0$ vers $R_j$
<b>LD (<math>R_0R_1R_2</math>) <math>R_3</math></b>	MAR $\leftarrow R_0R_1R_2$ ; MDR $\leftarrow R_3$ ; Ecriture Ecriture du mot contenu dans $R_3$ dans la mémoire à l'adresse $R_0R_1R_2$

### Instructions de sauts

<b>JRC d</b>	si FLAG_C = 1, PC $\leftarrow$ PC + d
<b>JRNC d</b>	si FLAG_C = 0, PC $\leftarrow$ PC + d
<b>JRZ d</b>	si FLAG_Z = 1, PC $\leftarrow$ PC + d
<b>JRNZ d</b>	si FLAG_Z = 0, PC $\leftarrow$ PC + d
<b>JR d</b>	PC $\leftarrow$ PC + d Saut inconditionnel
<b>DJNZ d</b>	$R_7--$ ; si $R_7 > 0$ , PC $\leftarrow$ PC + d décrémente $R_7$ puis saut si $R_7 > 0$

Remarque : les déplacements sont relatifs de  $-2^{11}$  à  $2^{11}-1$  et ne modifient pas FLAG\_C et FLAG\_Z

### Instructions arithmétiques (Flag\_C à 1 si débordement ou calcul impossible et FLAG\_Z à 1 si résultat nul)

<b>ADD <math>R_0 R_j</math></b>	$R_0 \leftarrow R_0 + R_j$ ; j dans [0-7]
<b>ADC <math>R_0 R_j</math></b>	$R_0 \leftarrow R_0 + R_j + \text{FLAG\_C}$ ; j dans [0-7]
<b>MINUS <math>R_0 R_j</math></b>	$R_0 \leftarrow R_0 - R_j$ ; j dans [0-7]
<b>MULT <math>R_0 R_j</math></b>	$R_0 \leftarrow R_0 * R_j$ ; j dans [0-7]
<b>DIV <math>R_0 R_j</math></b>	$R_0 \leftarrow R_0 / R_j$ ; j dans [0-7]
<b>MOD <math>R_0 R_j</math></b>	$R_0 \leftarrow R_0 \% R_j$ ; j dans [0-7]
<b>INC <math>R_j</math></b>	$R_j++$ ; j dans [0-7] ; cette instruction <u>ne met pas à jour</u> FLAG_C et FLAG_Z !