

# Ing1 – Examen d'Architecture des Ordinateurs

Durée : 2H – Aucun document autorisé – Calculatrice Interdite.

Documentation assembleur Z80 en annexe.

## Exercice 1 – Espace adressable

On considère une machine avec une CPU gérant des adresses de 20 bits ( $a_{19}...a_0$ ) et des mots de 32 bits ( $d_{31}...d_0$ ). La machine intègre une ROM, 2 barrettes de RAM ainsi qu'une interface série et une interface parallèle pour les périphériques. On a les équations suivantes pour les circuits d'activation des composants adressables (actifs à niveau haut) :

- $CS_{ROM} = a_{19}\overline{a_{18}}a_{17}$
- $CS_{RAM\_1} = \overline{a_{19}}\overline{a_{18}}$
- $CS_{RAM\_2} = \overline{a_{19}}a_{18}$
- $CS_{I.SERIE} = a_{19}\overline{a_{18}}\overline{a_{17}}\overline{a_{16}}\overline{a_{15}}\overline{a_{14}}\overline{a_{13}}\overline{a_{12}}\overline{a_{11}}\overline{a_{10}}a_9a_8a_7a_6a_5$
- $CS_{I.PARALLELE} = a_{19}a_{18}\overline{a_{17}}\overline{a_{16}}\overline{a_{15}}\overline{a_{14}}\overline{a_{13}}\overline{a_{12}}\overline{a_{11}}\overline{a_{10}}\overline{a_9}a_8a_7a_6$

**1.a)** Quel est l'espace adressable maximal de cette machine (en mots) ?  $2^{20}$  mots (1 M mots)

**1.b)** Quelle est la plage d'adresses (en hexa) ? 0x00000 à 0xFFFFF

**1.c)** Quelle sont les tailles maximales de la ROM et de la RAM (en octets) ? Utiliser l'unité adéquate.

ROM : 3 bits fixés dans l'@ donc 17 bits variables :  $2^{17}$  mots de 32 bits (4 octets) soit  $2^{17}.2^2 o = 2^{19} o = 512$  Kio

RAM\_1 et RAM\_2 : 18 bits variables :  $2^{18}$  mots soit  $2^{18}.2^2 o = 2^{20} o = 1$  Mio chacune soit 2 Mio au total

**1.d)** Combien de registres séries peut-on adresser ?  $2^5 = 32$  registres

**1.e)** Combien de registres parallèles peut-on adresser ?  $2^6 = 64$  registres

**1.f)** Compléter le tableau suivant :

|                     | Adresse minimale (hexa)                  | Adresse maximale (hexa)                  |
|---------------------|------------------------------------------|------------------------------------------|
| ROM                 | 1010 0000 0000 0000 0000<br>soit 0xa0000 | 1011 1111 1111 1111 1111<br>soit 0xbffff |
| RAM_1               | 0000 0000 0000 0000 0000<br>soit 0x00000 | 0011 1111 1111 1111 1111<br>soit 0x3ffff |
| RAM_2               | 0100 0000 0000 0000 0000<br>soit 0x40000 | 0111 1111 1111 1111 1111<br>soit 0x7ffff |
| Interface série     | 1000 0000 0011 1110 0000<br>soit 0x803e0 | 1000 0000 0011 1111 1111<br>soit 0x803ff |
| Interface parallèle | 1100 0000 0001 1100 0000<br>soit 0xc01c0 | 1100 0000 0001 1111 1111<br>soit 0xc01ff |


**1.e)** Pour résumer, dessiner la carte mémoire du système (mapping des adresses).

NB : rappel des unités de données : K, M, G, T, P, E, Z, Y


|                    |                     |
|--------------------|---------------------|
| 0x00000<br>0x3ffff | RAM_1               |
| 0x40000<br>0x7ffff | RAM_2               |
| 0x803e0<br>0x803ff | Interface Série     |
| 0xa0000<br>0xbffff | ROM                 |
| 0xc01c0<br>0xc01ff | Interface Parallèle |

## Exercice 2 – Calcul sur les entiers

Soit l'additionneur complet 1 bit classique ADD\_1 :



On considère des entiers codés sur 5 bits et on souhaite faire des additions 5 bits sur des entiers naturels ou relatifs. On construit donc un additionneur 5 bits ADD\_5 répondant à ces besoins à partir de 5 additionneurs complets ; le circuit additionne X ( $X_4X_3X_2X_1X_0$ ) et Y ( $Y_4Y_3Y_2Y_1Y_0$ ) et donne le résultat de l'addition sur les 5 bits de F ( $F_4F_3F_2F_1F_0$ ) ainsi la validité du résultat avec le bit d'overflow O ; le signal  $\overline{N/Z}$  permet de sélectionner l'addition sur des naturels (0) ou sur des relatifs (1).



**2.a)** Quel est l'intervalle des entiers naturels codables sur 5 bits ? **0 à  $2^5-1$  soit 0 à 31**

**2.b)** Quel est l'intervalle des entiers relatifs codables sur 5 bits en complément à 2 ?  **$-2^4$  à  $2^4-1$  soit -16 à 15**

**2.c)** Donner une condition d'overflow pour l'addition des nombres naturels : **dernière retenue à 1**

**2.d)** Donner une condition d'overflow pour l'addition des nombres relatifs : **xor des 2 dernières retenues à 1**

**2.e)** Donner le câblage interne de l'additionneur ADD\_5 à partir de composants ADD\_1 et de portes logiques de base (OR,AND,NOT,XOR,NOR,NAND,NXOR). **câblage classique + overflow :  $O = \overline{N/Z}.r_{out4} + N/Z.(r_{out3} \oplus r_{out4})$**

**2.f)** Donner le code 5 bits des entiers naturels : X=15 et Y=25.  **$15_{(10)} = 01111_{(2)}$  ;  $25_{(10)} = 11001_{(2)}$**

**2.g)** Donner les détails de l'addition naturelle de X et Y par ADD\_5. Interpréter le résultat (F, O).

**11111**

**01111** F=01000 soit  $8_{(10)}$  et O=1 donc overflow (normal  $15+25>31$ )

**+11001**

**01000**

**2.h)** Donner le code 5 bits en complément à 2 des entiers relatifs : 15 et -7.

**$15_{(10)} = 01111_{(2)}$  et  $7_{(10)} = 00111_{(2)}$  donc  $-7_{(10)} = 11000+1 = 11001_{(2)}$**

**2.i)** Donner les détails de l'addition en relatif de X et Y par ADD\_5. Interpréter le résultat (F, O).

**11111** même addition mais interprétation différente :

**01111** F=01000 soit  $8_{(10)}$

**+11001** et  $O = 1 \oplus 1 = 1$  donc résultat correct ( $15-7=8$  cqfd)

**01000**

## Exercice 3 - Assembleur

On s'intéresse à la traduction en assembleur Z80 du programme Java suivant :

```
1. int v1;          // données sur 1024 bits à l'adresse 0x0100
2. int v2;          // données sur 1024 bits à l'adresse 0x0180 (ou 228)
3. int somme;        // données sur 1024 bits à l'adresse 0x0200 (ou 336)

4. somme = v1 + v2;
```

**1024 bits = 128 octets, donc on a 128 additions à faire (1 sans retenue et 127 avec)**

**LD IX, 0x0100**

**LD IY, 0x0180** // ou 228

**LD HL, 0x0200** // ou 336

```

LD C, (IX)      -- 8 bits de poids faible de v1
LD A, (IY)      -- 8 bits de poids faible de v2
ADD A, C        -- addition des bits de poids faible
LD (HL), A      -- sauvegarde de l'addition des poids faible dans somme
LD B, 0x7f      -- compteur de boucle (127 additions à faire)
boucle : INC IX  -- on passe aux poids suivants pour v1, v2 et somme
             INC IY
             INC HL
LD C, (IX)      -- 8 bits de v1
LD A, (IY)      -- 8 bits de v2
ADC A, C        -- addition des 8 bits avec retenue de l'addition précédente
LD (HL), A      -- sauvegarde de l'addition des 8 bits dans somme
DJNZ boucle

```

#### Exercice 4 – VHDL et Chronogramme

On considère l'extrait de programme VHDL suivant :

```

entity exo4rat is
end exo4rat;

architecture exo4rat_arch of exo4rat is
signal clock, reset : std_logic;
signal a, b, c, d : integer;
begin

d <= c;

process(clock,reset) -- process a, b, c synchronous management
begin
    if reset = '0' then
        a <= 1;
        b <= 2;
        c <= 3;
    elsif clock'event and clock = '1' then
        a <= a + 1;
        b <= a;
        c <= b;
    end if ;
end process;

process -- clock process
begin
    clock <= '0';
    wait for 10 ns;
    clock <= '1';
    wait for 10 ns;
end process;

process -- simulation process
begin
    reset <= '0';
    wait for 1 ns;

```


```
        reset <= '1';
        wait for 1000 ns;
    end process;

    end exo4rat_arch;
```

Dessiner le chronogramme de simulation sur 10 cycles d’horloge pour les signaux clock, reset, a, b, c et d.


Tops H :     1            2            3            4            5            6            7            8            9            10

|   |   |   |   |   |   |   |   |   |   |    |    |
|---|---|---|---|---|---|---|---|---|---|----|----|
| a | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 |
| b | 2 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9  | 10 |
| c | 3 | 2 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8  | 9  |
| d | 3 | 2 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8  | 9  |



## Exercice 5 – CPU et $\mu$ -instructions

On considère une organisation de CPU à deux bus donnée par la figure suivante :



### Registres :

| Abréviation | Termes anglais                | Termes français               |
|-------------|-------------------------------|-------------------------------|
| IR          | Instruction Register          | Registre d'Instruction        |
| MDR         | Memory Data Register          | Registre de Données Mémoire   |
| MAR         | Memory Address Register       | Registre d'Adresses Mémoire   |
| PC          | Program Counter               | Compteur Ordinal              |
| SP          | Stack Pointer                 | Pointeur de Pile              |
| ALU         | Arithmetical and Logical Unit | Unité Arithmétique et Logique |

### $\mu$ -instructions :

|          |                                                                                            |
|----------|--------------------------------------------------------------------------------------------|
| Reg out  | Sort le contenu du registre Reg sur le bus                                                 |
| Reg in   | Met la valeur du bus dans le registre Reg                                                  |
| Lecture  | Effectue une lecture de la mémoire à l'adresse MAR et met le résultat dans MDR             |
| Écriture | Effectue une écriture dans la mémoire à l'adresse MAR de la valeur contenue dans MDR       |
| Attente  | Permet d'attendre la fin d'une lecture ou d'une écriture                                   |
| ADD      | Additionne les entrées A et B de l'ALU, met le résultat sur la sortie de l'ALU ( $F=A+B$ ) |
| INCRA    | Incrémente l'entrée A de l'ALU ( $F=A+1$ )                                                 |
| DECRA    | Décrémente l'entrée A de l'ALU ( $F=A-1$ )                                                 |
| INCRB    | Incrémente l'entrée B de l'ALU ( $F=B+1$ )                                                 |
| DECRB    | Décrémente l'entrée B de l'ALU ( $F=B-1$ )                                                 |
| REPA     | Reporte l'entrée A de l'ALU sur sa sortie ( $F=A$ )                                        |
| REPB     | Reporte son entrée B de l'ALU sur sa sortie ( $F=B$ )                                      |

On considère des instructions de chargement sur 2 mots en mémoire. On se place dans la phase d'exécution de ces instructions :

**5.a)** LD R1 V (V est dans IR)

IR out ; REPB ; R1 in

**5.b)** LD R1 (V) (V est dans IR)

IR out ; REPB ; MAR in ; Lecture ; Attente ; MDR out ; REPB ; R1 in

**5.c)** LD R1 ((V)) (V est dans IR)

IR out ; REPB ; MAR in ; Lecture ; Attente ;

MDR out ; REPB ; MAR in ; Lecture ; Attente ;

MDR out ; REPB ; R1 in

**5.d)** LD R1 (R1)

R1 out ; REPB ; MAR in ; Lecture ; Attente ; MDR out ; REPB ; R1 in

**5.e)** LD R1 (R1+2) (2 est dans IR)

IR out ; REPB ; Y in ;

R1 out ; ADD ; MAR in ; Lecture ; Attente ; MDR out ; REPB ; R1 in